ASE تستهدف إنتاجاً أولياً لتغليف معالجات AMD Venice اللوحي في الربع الأول من 2027

25 وسيطاً بينياً لمعالجات Venice على لوحة مربعة

عرضت ASE Technology Holding في قمة Open Compute Project معدات تغليف لوحي بُنيت خصيصاً لمعالج Advanced Micro Devices الخادمي من الجيل التالي Venice، مع استهداف إنتاج أولي في الربع الأول من عام 2027. وذكرت شركة الأبحاث أشباه الموصلات SemiAnalysis في منشور نشرته على منصة X يوم 28 أكتوبر أن الناتج المبكر سيعمل على الأرجح بنطاق محدود في موقع ASE بمدينة كاوهسيونغ. يقوم التغليف اللوحي على استبدال الرقاقة الدائرية بسطح تشغيلي للحزم المتقدمة: فالرقائق والوسائط البينية المربّعة التي تُصفّ على لوحة مربّعة تُهدر قدراً أقل من المادة عند الحواف، فيحمل كل دفعة وحدات أكثر، وينخفض تكلفة الوحدة مع اتساع النطاق.

بحسب SemiAnalysis، عملت ASE مع شركتها الفرعية SPIL وجنباً إلى جنب مع AMD لتطبيق الجيل الثاني من تقنية الجسور المدمجة بالانتشار الواسع (FOEB) على معالجات Venice. وتشغل الوسيطة البينية، وهي الطبقة القاعدية التي تصل بين عدة شرائح داخل حزمة واحدة، مساحة تعادل 2.7 من حقول النمذجة في هذا التصميم. ويتسع لوح واحد بمقاس 310 في 310 مليمتر لـ25 وسيطاً بينياً لمعالجات Venice بعد احتساب الفاقد عند الحواف، مقابل 22 وسيطاً على حامل دائري تقليدي بسعة 300 مليمتر، أي نحو 14% وحدات إضافية في الدفعة الواحدة. غير أن SemiAnalysis ترى في هذا المكسب نقطة انطلاق لا قفزة في الكلفة، إذ يتسع الفارق كلما كبرت الوسائط: فتصميم يمتد على 9.5 حقل نمذجة ينتج 9 وحدات لكل لوحة مقابل 4 لكل رقاقة دائرية، أي ما يقارب 2.25 ضعفاً، على أن هذه الخطوة تنتظر نضج معدات اللوحات وحقول النمذجة الأكبر أولاً. ويُعد Venice الجيل السادس من معالجات EPYC الخادمية لدى AMD، التي أعلنت في مايو بدء تسارع إنتاجه على عملية شركة TSMC بدقة 2 نانومتر، في حين أشارت توقعات ASE نفسها في الشهر ذاته إلى إنتاج ضخم في النصف الأول من 2027، ويحصر تقرير البداية في الربع الأول.

PTI تحصل على الموافقة لمصنع سنغافورة بـ400 مليون دولار

وافقت لجنة الاستثمار التابعة لوزارة الشؤون الاقتصادية التايوانية يوم 28 أكتوبر على استثمار بقيمة 400 مليون دولار أمريكي، أي ما يعادل نحو 12.8 مليار دولار تايواني جديد، من شركة Powertech Technology (PTI، 6239) لإنشاء شركة XCIP TECHNOLOGIES PTE. LTD. في سنغافورة، تتولى خدمات التغليف المتقدم على مستوى اللوحات والتجميع والاختبار النهائي. وتستوفي الموافقة الشرط التنظيمي المُلحق بموافقة مجلس إدارة PTI على المشروع المشترك مع Broadcom في 16 يوليو. ويركز المشروع على تقنية طبقة إعادة التوزيع الدقيقة الخطوط لركائز التغليف المتقدم، وهي الطبقة التي تعيد توجيه توصيلات الشريحة نحو لوحة الحزمة.

وبموجب الاتفاق، يُتوقع أن تتولى Broadcom حصة أغلبية وتقود المنشأة، بينما لا تحتفظ PTI بأكثر من النصف وتشغّل العمليات والإنتاج الضخم. ويمكن للمصنع أن يبدأ أعمال البناء في وقت مبكر يصل إلى نهاية 2026، وأن يبلغ مرحلة الإنتاج في 2028، بسوق مستهدفة هي البصريات المُغلّفة المشتركة، وهي المنهج الذي يضع المحركات الضوئية بجوار رقائق التحويل لروابط نقل البيانات عالية السرعة. ولم يفصح أي من الطرفين عن التقسيم النهائي للحصص ولا عن إجمالي مبلغ المشروع. بنَت PTI أعمالها على تغليف واختبار ذاكرة DRAM وNAND الناندية، وأدخلت أعمال التغليف اللوحي، بما فيها الانتشار الواسع على مستوى اللوحات (FOPLP) والتكامل غير المتجانس، بين أولوياتها الاستراتيجية سعياً لتقليص اعتمادها على دورات سوق الذاكرة. ويحوّل مشروع سنغافورة هذا التوجه إلى رأسمال فعلي: فخط إنتاج عامل سيوسّع نشاط الشركة من خدمات الذاكرة نحو سلاسل توريد مُسرّعات الذكاء الاصطناعي المخصصة ورقائق المنطق المتقدمة، وهي القطاعات التي توسّع فيها Broadcom أعمالها في تصميم الشرائح المخصصة والتحويل لعملاء السحابة. ويتناغم الجدول مع البناء الأوسع في القطاع، إذ قالت TSMC إن منصتها للتغليف اللوحي CoPoS من المقرر أن تكمل تطويرها بحلول 2027 وتُطلق في 2028 بقيادة شركائها في التجميع والاختبار، مع إجراءات تحقق لركائز الزجاج تجري بالتوازي مع Ibiden وInnolux.

تُقرأ الإعلانان معاً كبناء واحد لا كرهبين منفصلين. فبداية ASE في الربع الأول من 2027 وإنتاج PTI في 2028 يقعان كلاهما داخل النافذة التي حددتها TSMC لتحولها الخاص نحو التغليف اللوحي، وهو ما يشير إلى عامي 2027 و2028 بوصفهما الفترة التي تصل فيها هذه القدرات إلى سلسلة التوريد دفعة واحدة. كما تفسر الحسابات التي عرضتها SemiAnalysis ترتيب الخميساث: مكسب الكثافة البالغ 14% على معالجات Venice يشكل خط الأساس، أما العائد الكبير فلا يتحقق إلا مع وسائط بينية أكبر ومعدات ناضجة. وبالنسبة إلى PTI، تحوّل الموافقة شركة اختبار شكّتها دورات الذاكرة إلى مورّد محتمل لتغليف شرائح الذكاء الاصطناعي المخصصة، حيث يتبع الطلب عملاء Broadcom في السحابة لا أسعار ذاكرة DRAM.